撰稿 / 張鳳吟 (科學推展中心特約編輯)
審訂 / 連德軒 副教授(國立陽明交通大學電子研究所)
隨著科技的快速發展，人們對高效能且體積更小的電子元件需求日益增加。非晶相氧化物半導體(amorphous oxide semiconductors，AOS) 因不受限於高品質結晶條件，且具備高電子遷移率，近年來備受關注。其中，氧化銦(In2O3)雖然具有高遷移率，但其過高的電子濃度導致元件無法有效關閉。為了解決這項問題，科學家過去透過調控鎵與鋅的組成，開發出鎵鋅氧化物(IGZO)，有效降低電子濃度，同時保有適當的遷移率，實現優異的開關特性，成為先進的顯示技術中薄膜電晶體的理想選擇。近期發現，當氧化銦的厚度薄到奈米等級，即可有效降低電子濃度，使通道實現關閉狀態。這種僅需簡單減薄半導體材料厚度即可實現開關控制的特性，使氧化銦在未來單晶片三維整合(monolithic 3D integration)中展現出高度應用潛力。然而，當通道的厚度達到 < 3 nm 的原子級時，遷移率又會因表面散射而大幅下降。這時碰到棘手的問題：較厚的通道遷移率高，但載子濃度太高，閘極不好控制，導致開關比變差；較薄的通道雖然載子濃度較低，閘極較好控制，但遷移率變低，這兩難的狀況便是所謂的「mobility / on–off ratio trade-off」。
要扭轉這種trade-off的局面，需開發同時兼顧高開關比與高遷移率的技術，現有技術包括UV照射、熱退火(thermal annealing)、分子電荷轉移摻雜(molecule-based charge transfer doping)等可以做到載子濃度的調控，但當氧化銦薄膜厚度 > 4 nm 時，載子濃度還是高過那些方法可以有效調整的範圍。為此，國立陽明交通大學電子研究所連德軒副教授團隊，偕同張祐誠博士生、孫元成講座教授，提出一種低溫CF4電漿的反n-型摻雜技術，成功在 10 nm 厚的氧化銦通道電晶體上，有效降低通道的電子濃度，將開關比提升到超過108，同時保有104 cm2V-1S-1的高遷移率，打破過去「通道厚雖電流高卻關不掉、通道薄雖關得掉卻電流低」的限制，優異的成果發表在國際頂尖期刊《Advanced Materials》[1]上。
圖1a為氧化銦電晶體的示意圖，上方為厚度4 nm 與10 nm 通道的TEM影像，圖1b為通道厚度 10 nm 至1 nm 的IDS-VGS特性曲線，顯示當厚度大於 4 nm，氧化銦展現近簡併型半導體(near-degenerate semiconductor)的行為；當厚度小於 3 nm，氧化銦具有開關特性。
圖1. (a)氧化銦電晶體的示意圖，及通道厚度4 nm與10nm的TEM影像；(b) 通道厚度1 nm-4 nm的IDS-VGS特性曲線。
超薄氧化物半導體的電性與表面狀態有關，，團隊利用低溫、低瓦數的遠端 (remote) CF4電漿對厚度>4 nm 的近簡併氧化銦進行反n-型摻雜，電漿中的氟自由基可調變表面能態，進而有效控制其電性表現。結果如圖2，顯示CF4電漿方法顯著改善開關特性，特別是厚度10 nm時仍能維持高遷移率(104 cm2V-1S-1)。
圖2. 厚度10 nm、6 nm、4 nm氧化銦在電漿摻雜前後的IDS-VGS特性與遷移率(μFE)。
比較不同厚度氧化銦在進行低溫CF4電漿反n-型摻雜前後的開關比(ION/IOFF)與遷移率如圖3，當厚度為10 nm 時，達到開關比超過108，遷移率為104 cm2V-1S-1，團隊成功扭轉傳統遷移率/開關比的trade-off局面。
圖3. 低溫CF4電漿反n-型摻雜前後氧化銦的開關比(ION/IOFF)與遷移率。
此項技術的一大優勢在於其製程條件非常溫和，在低溫(70°C)與低電漿功率(15W)下運作，特別適合用於熱預算敏感的先進製程，如後段製程或單晶片3D整合。此外，這種摻雜處理是可逆的，只要用有機溶劑就能清除；若需長期穩定運作，也可經低溫退火(250 oC)轉為永久摻雜。該技術亦支援區域選擇性摻雜，使得在同一材料系統中可同時實現增強型（enhancement-mode）與耗盡型（depletion-mode）元件。研究團隊也成功利用此法製作出高增益（72 V/V）的反相器(inverter)，展示這個技術在低功耗邏輯電路中的應用潛力。團隊表示，這項成果證明，台灣的學術團隊有能力針對先進半導體製程中像是元件微縮這類的關鍵挑戰，提出真正可行、能接軌產業的技術解法。
參考資料：
[1] Chang, Y. C., Wang, S. T., Lee, Y. T., Huang, C. S., Hsu, C. H., Weng, T. T., ... Sun, J. Y. C & Lien, D. H. (2025). Breaking the Trade‐Off Between Mobility and On–Off Ratio in Oxide Transistors. Advanced Materials, 37(5), 2413212.
